

Quel temps d'exécution  
pour mon programme  
dans le pire des cas ?



# Systeme temps-réel







## Un système soumis à des contraintes temporelles

- par exemple, sur le temps qui sépare un événement de la réponse du système
- la validité du système repose autant sur le respect des contraintes de temps (*deadlines*) que sur la correction du résultat des calculs

## Temps-réel ≠ rapide

- ce qui importe, c'est d'être capable d'estimer (borner) le temps de réponse


# Exemple : contrôle d'un airbag



# Autre exemple : contrôle d'un drone



PapaBench (inspiré du projet Paparazzi de l'ENAC)



# Autre exemple : contrôle d'un drone





## PapaBench (inspiré du projet Paparazzi de l'ENAC)

ID	Description	Frequency
T1	Receive Radio-Command orders	40Hz
T2	Send Data to MCU0	40Hz
T3	Receive MCU0 values	20Hz
T4	Transmit Servos	20Hz
T5	Check Failsafe	20Hz
I1	Transmission Servos interrupt	-
I2	SPI interrupt of MCU1	-
I3	Radio interrupt	-


Table 1: MCU1 tasks and interrupts

ID	Description	Frequency
T6	Managing Radio orders	40Hz
T7	Stabilization	20Hz
T8	Send Data to MCU1	20Hz
T9	Receive GPS Data	4Hz
T10	Navigation	4Hz
T11	Altitude Control	4Hz
T12	Climb Control	4Hz
T13	Reporting Task	10Hz
I4	SPI interrupt of MCU0	-
I5	Modem interrupt	-
I6	GPS interrupt	-

Table 2: MCU0 tasks and interrupts




mode manuel seulement




mode automatique seulement



dans les deux modes






dépendance de données



dépendance de contrôle

# Autres exemples




# Ordonnancement temps-réel



## Modèle de tâche

- périodique, sporadique, apériodique



# Ordonnancement temps-réel



## Objectif

- allouer des ressources partagées aux tâches de sorte qu'elles puissent toutes respecter leurs échéances

## Approches

- hors-ligne ou en-ligne
- priorités fixes ou dynamiques
  - Rate Monotonic, Deadline Monotonic, Earliest Deadline First
- préemptif ou pas
- sur une plateforme multicoeurs, global ou partitionné






# Test d'ordonnançabilité



Exemple : EDF (Earliest Deadline First) non préemptif

$$\sum_{i=1}^n \frac{C_i}{P_i} \leq 1$$

$$C_i + \sum_{j=1}^{i-1} \left\lfloor \frac{L-1}{P_j} \right\rfloor \times C_j \leq L \text{ avec } 1 < i \leq n \text{ et } P_1 < L \leq P_i$$



# De quoi dépend le temps d'exécution d'une tâche ?



- des données en entrée

```
index = 0;
while (data_in[index] != 0){
    /* processing */
}
```

combien d'itérations ?

```
if (temperature > T_MAX){
    /* error processing */
}
else{
    /* normal processing */
}
```

quelle branche ?

- de l'état initial du processeur

```
sum = 0;
for (i=0 ; i<100 ; i++)
    sum += a[i];
```

que contient le cache ?

- des interférences avec d'autres tâches

sur un défaut de cache, quelle latence d'accès à la mémoire ?

# Temps d'exécution pire cas




## Worst-Case Execution Time (WCET)



- valeur maximale que peut prendre le temps d'exécution
  - quelles que soient les données en entrée
  - quel que soit l'état initial du matériel
  - quelles que soient les interférences avec d'autres tâches





# Temps d'exécution pire cas



# Comment déterminer le WCET ?



# Mesures




# Analyse probabiliste



## Idée de base

- calculer la probabilité d'une défaillance temporelle (le WCET dépasse une certaine valeur)



## Techniques

- matériel « randomisé »
- analyses statistiques, théorie des valeurs extrêmes
- statique ou dynamique




# Analyse statique




## Principe général

- graphe de flot de contrôle (CFG)
- « décoré » par une série d'analyses
- calcul des WCETs des blocs de base
- combinaison de ces WCETs pour déterminer le WCET global du programme





# Implicit Path Enumeration Technique (IPET)



# Implicit Path Enumeration Technique (IPET)



$$\max T = x_A \cdot t_A + x_B \cdot t_B + x_C \cdot t_C + x_D \cdot t_D + x_E \cdot t_E$$

$$x_A = 1 \quad x_A = x_{AB}$$

$$x_B = x_{AB} + x_{EB} \quad x_B = x_{BC} + x_{BD}$$

$$x_C = x_{BC} \quad x_C = x_{CE}$$

$$x_D = x_{BD} \quad x_D = x_{DE}$$

$$x_E = x_{CE} + x_{DE} \quad x_E = 1 + x_{EB}$$

$$t_A = \dots; t_B = \dots; t_C = \dots; t_D = \dots; t_E = \dots;$$

$$x_{EB} \leq 255; \quad x_{BC} \leq 0.5 x_B;$$

solveur ILP

$$\max T = \dots$$

$$x_A = 1 \quad x_{AB} = \dots$$

$$x_B = \dots \quad x_{BC} = \dots \quad x_{BD} = \dots$$

$$x_C = \dots \quad x_{CE} = \dots$$

$$x_D = \dots \quad x_{DE} = \dots$$

$$x_E = \dots \quad x_{EB} = \dots$$




Li and Malik, *Performance Analysis of Embedded Software using Implicit Path Enumeration*, 1995

# Outils pour l'analyse de WCET



## Outils commercialisés :


- aiT 




## Outils académiques :

- Chronos (Singapour)
- Heptane (Rennes)
- OTAWA (Toulouse)
- SWEET (Mälardalen)

-  RapiTime 







OTAWA - test-nonmanaged/crc.c - Eclipse Platform

File Edit Source Refactor Navigate Search Run Project Window Help

Workspace Platform

main/00008470/icrc/000081dc/icrc1 CFG [main]

main Call Graph [main]

```

#define HIBYTE(x) ((uchar)((x) >> 8))
unsigned char lin[256] = "asddfegawahAFEFaeDsF
unsigned short icrc1(unsigned short crc, unsign
{
  int i;
  unsigned short ans=(crc*onech << 8);
  for (i=0;i<8;i++) {
    if (ans & 0x8000)
      ans = (ans << 1) ^ 4129;
    else
      ans <<= 1;
  }
  return ans;
}
unsigned short icrc(unsigned short crc, unsigne
short jinit, int jrev)
{
  unsigned short icrc1(unsigned short crc, un
static unsigned short icrc1b[256],init=0;
static uchar rchr[256];
  
```

Task

Name	Value
main	
WCET	115254 cycles (230,508 μs)
Configuration	LPC213x
Flow Facts	
Unresolved controls	

Properties

Name	Type	Value
Selection		
BasicBlock - 00008124		
Total Time		18432 cycles
Percent		15,99%
Overall Total Time		18432 cycles
Overall Percent		15,99%
time	int32	9
execution count	int32	2048
otawa:INDEX	int32	26


Writable Smart Insert 68 : 1



# Analyse temporelle d'une tâche en isolation




# Implicit Path Enumeration Technique (IPET)



# Exemple



```
int product = 1;
int init_val;
for (int i=1; i<N ; i++){
    product *= i;
    a[i] = init_val;
}
```



```
__start:  mov r0,#1    @ product
          mov r1,#1    @ i
          adr r2,a
          adr r3,init_val
          ldr r3,[r3]
```

**b<sub>0</sub>**

```
while:   mul r0,r1,r0
          cmp r1,#N
          bhs end
```

**b<sub>1</sub>**

```
          str r3,[r2],#4
          add r1,r1,#1
          b while
```


**b<sub>2</sub>**

```
end:     adr r2,product
          str r0,[r2]
```

**b<sub>3</sub>**



# Exemple




*une instruction lue/décodée  
à chaque cycle*

*une instruction lancée  
à chaque cycle  
(dans l'ordre du programme)*

*une instruction retirée  
à chaque cycle*

*les branchements sont prédits non pris*

# Comment calculer le temps d'exécution d'un bloc de base ?



```

0a  __start:  mov r0,#1
0b          mov r1,#0
0c          adr r2,a
0d          adr r3,init_val
0e          ldr r3,[r3]
1a  while:  mul r0,r1,r0
1b          cmp r1,#N
1c          bhs end
2a          str r3,[r2],#4
2b          add r1,r1,#1
2c          b while
3a  end:    adr r2,product
3b          str r0,[r2]
  
```

b<sub>1</sub> après b<sub>0</sub>

t<sub>0</sub> = 11 cycles    t<sub>0-1</sub> = 3 cycles

F	0a	0b	0c	0d	0e	1a	1b	1c											
A		0a	0b	0c	0d			1b	1c										
Mu							1a	1a	1a	1a	1a								
Me						0e	0e	0e	0e	0e									
C			0a	0b	0c	0d						0e	1a	1b	1c				

b<sub>1</sub> après b<sub>2</sub>

t<sub>2-1</sub> = 4 cycles


F	2a	2b	2c	x	1a	1b	1c												
A			2b	2c			1b	1c											
Mu						1a	1a	1a	1a	1a									
Me		2a	2a	2a	2a	2a													
C							2a	2b	2c			1a	1b	1c					

$$\max T = x_0 \cdot t_0 + x_1 \cdot t_1 + x_2 \cdot t_2 + x_3 \cdot t_3$$

$$\max T = x_0 \cdot t_0 + x_{0-1} \cdot t_{0-1} + x_{2-1} \cdot t_{2-1} + x_{1-2} \cdot t_{1-2} + x_{1-3} \cdot t_{2-3}$$

# Limites

- pipelines complexes :  
superscalaires, ooo, unités fonctionnelles multiples, etc.
- état initial / historique : effets longs



```

0a  __start:  mov r0,#1
0b          mov r1,#0
0c          adr r2,a
0d          adr r3,init_val
0e          ldr r3,[r3]
1a  while:  mul r0,r1,r0
1b          cmp r1,#N
1c          bhs end
2a          str r3,[r2],#4
2b          add r1,r1,#1
2c          b while
3a  end:    adr r2,product
3b          str r0,[r2]
    
```

$t_0 = 11 \text{ cycles}$      $t_{0-1} = 3 \text{ cycles}$


	b <sub>1</sub> après b <sub>0</sub>																
F	0a	0b	0c	0d	0e	1a	1b	1c									
A		0a	0b	0c	0d			1b	1c								
Mu							1a	1a	1a	1a	1a						
Me						0e	0e	0e	0e	0e							
C			0a	0b	0c	0d						0e	1a	1b	1c		

$t_{1-2} = 3 \text{ cycles}$

	b <sub>2</sub> après b <sub>1</sub>																
F	1a	1b	1c	2a	2b	2c											
A			1b	1c		2b	2c										
Mu		1a	1a	1a	1a	1a											
Me					2a	2a	2a	2a	2a								
C							1a	1b	1c	2a	2b	2c					

$$\max T = x_0 \cdot t_0 + x_{0-1} \cdot t_{0-1} + x_{2-1} \cdot t_{2-1} + x_{1-2} \cdot t_{1-2} + x_{1-3} \cdot t_{2-3}$$

# Effets temporels longs



```

0a  __start:  mov r0,#1
0b                mov r1,#0
0c                adr r2,a
0d                adr r3,init_val
0e                ldr r3,[r3]
1a  while:   mul r0,r1,r0
1b                cmp r1,#N
1c                bhs end
2a                str r3,[r2],#4
2b                add r1,r1,#1
2c                b while
3a  end:     adr r2,product
3b                str r0,[r2]
  
```

$t_0 = 11$  cycles       $t_{0-1} = 3$  cycles       $t_{1-2} = 3$  cycles

$$t_{0-1-2} = t_0 + t_{0-1} + t_{1-2} = 17 \text{ cycles}$$

$b_2$  après  $b_1$  après  $b_0$

F	0a	0b	0c	0d	0e	1a	1b	1c	2a	2b	2c							
A		0a	0b	0c	0d			1b	1c		2b	2c						
Mu							1a	1a	1a	1a	1a							
Me						0e	0e	0e	0e	0e	2a	2a	2a	2a	2a			
C			0a	0b	0c	0d					0e	1a	1b	1c		2a	2b	2c

$t_{0-1-2} = 18$  cycles




# Interprétation abstraite





## Une théorie d'approximation de la sémantique de programmes

- exécution partielle d'un programme pour obtenir des informations qui peuvent être utilisées pour répondre à une question donnée




P. Cousot, R. Cousot, *Abstract interpretation: a unified lattice model for static analysis of programs by construction or approximation of fixpoints*, POPL, 1977

# Comment pourrait-on analyser l'effet du pipeline par interprétation abstraite ?



0a	<code>__start:</code>	<code>mov r0,#1</code>
0b		<code>mov r1,#0</code>
0c		<code>adr r2,a</code>
0d		<code>adr r3,init_val</code>
0e		<code>ldr r3,[r3]</code>
1a	<code>while:</code>	<code>mul r0,r1,r0</code>
1b		<code>cmp r1,#N</code>
1c		<code>bhs end</code>
2a		<code>str r3,[r2],#4</code>
2b		<code>add r1,r1,#1</code>
2c		<code>b while</code>
3a	<code>end:</code>	<code>adr r2,product</code>
3b		<code>str r0,[r2]</code>

# Comment pourrait-on analyser l'effet du pipeline par interprétation abstraite ?




0a	<code>__start:</code>	<code>mov r0,#1</code>
0b		<code>mov r1,#0</code>
0c		<code>adr r2,a</code>
0d		<code>adr r3,init_val</code>
0e		<code>ldr r3,[r3]</code>
1a	<code>while:</code>	<code>mul r0,r1,r0</code>
1b		<code>cmp r1,#N</code>
1c		<code>bhs end</code>
2a		<code>str r3,[r2],#4</code>
2b		<code>add r1,r1,#1</code>
2c		<code>b while</code>
3a	<code>end:</code>	<code>adr r2,product</code>
3b		<code>str r0,[r2]</code>

# Comment pourrait-on analyser l'effet du pipeline par interprétation abstraite ?

```

0a  __start:  mov r0,#1
0b                mov r1,#0
0c                adr r2,a
0d                adr r3,init_val
0e                ldr r3,[r3]
1a  while:   mul r0,r1,r0
1b                cmp r1,#N
1c                bhs end
2a                str r3,[r2],#4
2b                add r1,r1,#1
2c                b while
3a  end:     adr r2,product
3b                str r0,[r2]
    
```






# Comment pourrait-on analyser l'effet du pipeline par interprétation abstraite ?

```

0a  __start:  mov r0,#1
0b          mov r1,#0
0c          adr r2,a
0d          adr r3,init_val
0e          ldr r3,[r3]
1a  while:  mul r0,r1,r0
1b          cmp r1,#N
1c          bhs end
2a          str r3,[r2],#4
2b          add r1,r1,#1
2c          b while
3a  end:    adr r2,product
3b          str r0,[r2]
    
```



# Comment pourrait-on analyser l'effet du pipeline par interprétation abstraite ?

```

0a  __start:  mov r0,#1
0b                mov r1,#0
0c                adr r2,a
0d                adr r3,init_val
0e                ldr r3,[r3]
1a  while:   mul r0,r1,r0
1b                cmp r1,#N
1c                bhs end
2a                str r3,[r2],#4
2b                add r1,r1,#1
2c                b while
3a  end:     adr r2,product
3b                str r0,[r2]
    
```


après  $b_0$

F																				
A																				
Mu																				
Me	■	■	■	■	■	■	■	■	■	■	■	■	■	■	■	■	■	■	■	■
C	■																			




après  $b_1$

F																				
A	■																			
Mu	■	■	■	■	■	■	■	■	■	■	■	■	■	■	■	■	■	■	■	■
Me	■	■	■	■	■	■	■	■	■	■	■	■	■	■	■	■	■	■	■	■
C																				




F																				
A	■	■	■	■	■	■	■	■	■	■	■	■	■	■	■	■	■	■	■	■
Mu																				
Me	■	■	■	■	■	■	■	■	■	■	■	■	■	■	■	■	■	■	■	■
C	■	■	■	■	■	■	■	■	■	■	■	■	■	■	■	■	■	■	■	■



après  $b_2$

F																				
A	■	■	■	■	■	■	■	■	■	■	■	■	■	■	■	■	■	■	■	■
Mu																				
Me	■	■	■	■	■	■	■	■	■	■	■	■	■	■	■	■	■	■	■	■
C	■	■	■	■	■	■	■	■	■	■	■	■	■	■	■	■	■	■	■	■

# Comment pourrait-on analyser l'effet du pipeline par interprétation abstraite ?



```

0a  __start:  mov r0,#1
0b                mov r1,#0
0c                adr r2,a
0d                adr r3,init_val
0e                ldr r3,[r3]
1a  while:   mul r0,r1,r0
1b                cmp r1,#N
1c                bhs end
2a                str r3,[r2],#4
2b                add r1,r1,#1
2c                b while
3a  end:     adr r2,product
3b                str r0,[r2]
    
```


# Comment pourrait-on analyser l'effet du pipeline par interprétation abstraite ?

```

0a  __start:  mov r0,#1
0b                mov r1,#0
0c                adr r2,a
0d                adr r3,init_val
0e                ldr r3,[r3]
1a  while:   mul r0,r1,r0
1b                cmp r1,#N
1c                bhs end
2a                str r3,[r2],#4
2b                add r1,r1,#1
2c                b while
3a  end:     adr r2,product
3b                str r0,[r2]
    
```


après  $b_0$

F																				
A																				
Mu																				
Me	■	■	■	■	■	■	■	■	■	■	■	■	■	■	■	■	■	■	■	■
C	■																			




après  $b_1$

F																				
A	■																			
Mu	■	■	■	■	■	■	■	■	■	■	■	■	■	■	■	■	■	■	■	■
Me	■	■	■	■	■	■	■	■	■	■	■	■	■	■	■	■	■	■	■	■
C																				



F																				
A	■																			
Mu	■	■	■	■	■	■	■	■	■	■	■	■	■	■	■	■	■	■	■	■
Me																				
C	■	■	■	■	■	■	■	■	■	■	■	■	■	■	■	■	■	■	■	■



F		■	■	■	■	■	■	■	■	■	■	■	■	■	■	■	■	■	■	■
A	■																			
Mu																				
Me	■	■	■	■	■	■	■	■	■	■	■	■	■	■	■	■	■	■	■	■
C	■	■	■	■	■	■	■	■	■	■	■	■	■	■	■	■	■	■	■	■

après  $b_2$

F																				
A	■																			
Mu																				
Me	■	■	■	■	■	■	■	■	■	■	■	■	■	■	■	■	■	■	■	■
C	■	■	■	■	■	■	■	■	■	■	■	■	■	■	■	■	■	■	■	■

F																				
A	■	■	■	■	■	■	■	■	■	■	■	■	■	■	■	■	■	■	■	■
Mu																				
Me	■	■	■	■	■	■	■	■	■	■	■	■	■	■	■	■	■	■	■	■
C	■	■	■	■	■	■	■	■	■	■	■	■	■	■	■	■	■	■	■	■

# Comment pourrait-on analyser l'effet du pipeline par interprétation abstraite ?

```

0a  __start:  mov r0,#1
0b                mov r1,#0
0c                adr r2,a
0d                adr r3,init_val
0e                ldr r3,[r3]
1a  while:   mul r0,r1,r0
1b                cmp r1,#N
1c                bhs end
2a                str r3,[r2],#4
2b                add r1,r1,#1
2c                b while
3a  end:     adr r2,product
3b                str r0,[r2]
    
```


après  $b_0$

F																				
A																				
Mu																				
Me																				
C																				




après  $b_1$

F																				
A																				
Mu																				
Me																				
C																				



après  $b_2$

F																				
A																				
Mu																				
Me																				
C																				




F																				
A																				
Mu																				
Me																				
C																				

F																				
A																				
Mu																				
Me																				
C																				

# Comment pourrait-on analyser l'effet du pipeline par interprétation abstraite ?

```

0a  __start:  mov r0,#1
0b                mov r1,#0
0c                adr r2,a
0d                adr r3,init_val
0e                ldr r3,[r3]
1a  while:   mul r0,r1,r0
1b                cmp r1,#N
1c                bhs end
2a                str r3,[r2],#4
2b                add r1,r1,#1
2c                b while
3a  end:     adr r2,product
3b                str r0,[r2]
    
```



on a atteint  
un point fixe !

# Comment pourrait-on analyser l'effet du pipeline par interprétation abstraite ?

```

0a  __start:  mov r0,#1
0b                mov r1,#0
0c                adr r2,a
0d                adr r3,init_val
0e                ldr r3,[r3]
1a  while:   mul r0,r1,r0
1b                cmp r1,#N
1c                bhs end
2a                str r3,[r2],#4
2b                add r1,r1,#1
2c                b while
3a  end:     adr r2,product
3b                str r0,[r2]
    
```

après  $b_0$

F																			
A																			
Mu																			
Me	█	█	█	█	█	█	█	█	█	█	█	█	█	█	█	█	█	█	█
C	█																		




après  $b_1$

F	█	█	█																
A	█			█	█														
Mu	█	█	█																
Me	█	█	█	█	█	█	█	█	█	█	█	█	█	█	█	█	█	█	█
C				█	█	█	█	█	█	█	█	█	█	█	█	█	█	█	█

F	█	█	█																
A	█			█	█														
Mu	█	█	█																
Me		█	█	█	█	█	█	█	█	█	█	█	█	█	█	█	█	█	█
C	█	█	█	█	█	█	█	█	█	█	█	█	█	█	█	█	█	█	█

F	█	█	█																
A	█			█	█														
Mu	█	█	█																
Me		█	█	█	█	█	█	█	█	█	█	█	█	█	█	█	█	█	█
C	█	█	█	█	█	█	█	█	█	█	█	█	█	█	█	█	█	█	█



après  $b_2$

F																			
A	█																		
Mu																			
Me	█	█	█																
C	█	█	█	█	█	█	█	█	█	█	█	█	█	█	█	█	█	█	█

F																			
A	█																		
Mu																			
Me	█	█	█																
C	█	█	█	█	█	█	█	█	█	█	█	█	█	█	█	█	█	█	█

F																			
A	█																		
Mu																			
Me	█	█	█																
C	█	█	█	█	█	█	█	█	█	█	█	█	█	█	█	█	█	█	█

$$t_{1-2} = \max(4, 4, 3) = 4$$

$$t_{0-1-2} = 11 + 3 + 4 = 18$$

# Comment pourrait-on analyser l'effet du pipeline par interprétation abstraite ?

```

0a  __start:  mov r0,#1
0b                mov r1,#0
0c                adr r2,a
0d                adr r3,init_val
0e                ldr r3,[r3]
1a  while:   mul r0,r1,r0
1b                cmp r1,#N
1c                bhs end
2a                str r3,[r2],#4
2b                add r1,r1,#1
2c                b while
3a  end:     adr r2,product
3b                str r0,[r2]
    
```

après  $b_0$

F																				
A																				
Mu																				
Me																				
C																				




après  $b_1$

F																				
A																				
Mu																				
Me																				
C																				

F																				
A																				
Mu																				
Me																				
C																				

F																				
A																				
Mu																				
Me																				
C																				




après  $b_2$

F																				
A																				
Mu																				
Me																				
C																				

F																				
A																				
Mu																				
Me																				
C																				


F																				
A																				
Mu																				
Me																				
C																				



$$t_{2-1} = \max(4,4,4) = 4$$



# Une autre approche (locale) pour l'analyse de pipeline



```

0a  __start:  mov r0,#1
0b                mov r1,#0
0c                adr r2,a
0d                adr r3,init_val
0e                ldr r3,[r3]
1a  while:   mul r0,r1,r0
1b                cmp r1,#N
1c                bhs end
2a                str r3,[r2],#4
2b                add r1,r1,#1
2c                b while
3a  end:     adr r2,product
3b                str r0,[r2]
    
```

$t_{1-2} = 3$  cycles



# Une autre approche (locale) pour l'analyse de pipeline



## Etat initial « paramétré »

0a	__start:	mov r0,#1
0b		mov r1,#0
0c		adr r2,a
0d		adr r3,init_val
0e		ldr r3,[r3]
1a	while:	mul r0,r1,r0
1b		cmp r1,#N
1c		bhs end
2a		str r3,[r2],#4
2b		add r1,r1,#1
2c		b while
3a	end:	adr r2,product
3b		str r0,[r2]


chaque ressource a une date de disponibilité

date de démarrage d'un noeud

F	A	Mu	Me	C	r0	r1	r2	r3

$e_i$  = dépend de la ressource ?  
 $d_i$  = délai après que la ressource soit devenue disponible





```

0a __start:  mov r0,#1
0b           mov r1,#0
0c           adr r2,a
0d           adr r3,init_val
0e           ldr r3,[r3]
1a while:   mul r0,r1,r0
1b           cmp r1,#N
1c           bhs end
2a           str r3,[r2],#4
2b           add r1,r1,#1
2c           b while
3a end:     adr r2,product
3b           str r0,[r2]

```



$t_{1-2} = ?$

# Une autre approche (locale) pour l'analyse de pipeline




C(1c)				
1	1	1	0	1
8	2	7	0	2

$$t_{C(1c)} = \max( t_F+8 , t_A+2 , t_{Mu}+7 , \quad , t_C+2 )$$

C(2c)				
1	1	1	1	1
11	5	10	7	5

$$t_{C(2c)} = \max( t_F+11 , t_A+5 , t_{Mu}+10 , t_{Me}+7 , t_C+5 ) \leq t_C + 6$$



F	A	Mu	Me	C

$$t_{C(2c)} - t_{C(1c)} = \max( 11-8 , 5-2 , 10-7 , 6-2 , 5-2 )$$

$$t_{1-2} \leq 4 \text{ cycles}$$

# Instruction à latence variable



## Latence variable ?

- qui dépend de la valeur des opérandes (ex : multiplication)
- qui dépend de l'état de certains composants
  - exemple : cache d'instructions ou de données

## Peut-on considérer le pire cas ?

- la valeur maximale de la latence

Non !

Risque d'anomalie temporelle...



Lundqvist, Stenström, *Timing anomalies in dynamically scheduled microprocessors*.  
RTSS, 1999



Reineke et al., *A definition and classification of timing anomalies*.  
Workshop on WCET analysis, 2006



# Anomalies temporelles



decode  
cycle

- 1 ■ `ldr r4,[r3]`
- 2 ■ `add r5,r4,r4`
- 3 ■ `add r11,r10,r10`
- 4 ■ `mul r11,r8,r11`
- 5 ■ `mul r19,r1,r2`

Le pire cas local n'est pas forcément le pire cas global...



# Analyse du comportement du cache



## Objectif : classifier les accès au cache

- AlwaysHit, Always Miss
  - FirstMiss
  - ? (NotClassified)
- la latence est connue
- la latence n'est pas connue




Alt et al.,  
*Cache behaviour prediction by abstract interpretation*, SAS 1996



Li, Malik, Wolfe,  
*Cache modeling for real-time software: beyond direct-mapped instruction caches*, RTSS 1996



Lv et al.,  
*A Survey on Static Cache Analysis for Real-Time Systems*, LITES 3(1), 2016




# Analyse du comportement du cache



## Hypothèses (pour la présentation)

- cache d'instructions associatif par ensembles
- avec une politique de remplacement LRU





# Analyse du comportement du cache



## Etat (concret) d'un ensemble du cache

séquence d'accès : a-b-c-d


contenu de l'ensemble			
a	c	d	b

âge (LRU)			
3	1	0	2

d	0
c	1
b	2
a	3

## Analyse par interprétation abstraite

- calcule les états possibles de chaque ensemble en chaque point du programme
- deux analyses :
  - MAY: quels blocs mémoire *peuvent* être dans le cache?
  - MUST: ... *doivent* .... ?
- pour chaque analyse, on doit définir :
  - ce qu'est l'état abstrait d'un ensemble (ACS)
  - des fonctions de mise à jour (`update()`) et de jonction (`join()`)






# Analyse du comportement du cache




## Analyse MUST

- fonction `update()`

âge



âge




# Analyse du comportement du cache



## Analyse MUST

- fonction `join()`

âge  
0  
1  
2  
3




intersection  
&  
âge maximum

# Analyse du comportement du cache



## Analyse MAY

- état abstrait d'un ensemble = bornes inférieures sur les âges des blocs mémoire




# Analyse du comportement du cache




## Analyse MAY

- fonction `update()`

âge



âge




# Analyse du comportement du cache



## Analyse MAY


- fonction `join()`



# Analyse du comportement du cache



## Analyse MAY




*join = union & âge minimum*



# Analyse du comportement du cache



## Analyse MAY




*join = union & âge minimum*

# Analyse du comportement du cache



## Analyse MAY






*join = union & âge minimum*

# Analyse du comportement du cache





## Analyse MAY



# Analyse du comportement du cache



## Analyse MAY





*join = union & âge minimum*

# Analyse du comportement du cache



## Analyse MAY






*join = union & âge minimum*

# Analyse du comportement du cache



## Analyse MAY




*join = union & âge minimum*

# Analyse du comportement du cache



## Analyse MUST




*join = intersection & âge maximum*

# Analyse du comportement du cache



## Analyse MUST




*join = intersection & âge maximum*



# Analyse du comportement du cache



## Analyse MUST




*join = intersection & âge maximum*

# Analyse du comportement du cache



## Analyse MUST




*join = intersection & âge maximum*

# Analyse du comportement du cache



## Analyse MUST




*join = intersection & âge maximum*

# Analyse du comportement du cache



## Analyse MUST





*join = intersection & âge maximum*

# Analyse du comportement du cache



## Analyse MUST



# Analyse du comportement du cache



## Analyse de PERSISTENCE

- état abstrait d'un ensemble = âges maximum + âge spécifique pour les blocs remplacés

âge	
0	{}
1	{a, b}
2	{}
3	{c}
<i>remplacé</i>	{e, f}

# Analyse du comportement du cache




## Analyse de PERSISTENCE

- `update()`
  - comme pour l'analyse MUST
- `join()`
  - union & âge maximum
- détermine les blocs qui ne peuvent pas être éjectés (remplacés) une fois qu'ils ont été chargés dans le cache

# Analyse du comportement du cache



## PERSISTENCE




*join = union & âge maximum*



# Analyse du comportement du cache



## PERSISTENCE




*join = union & âge maximum*


# Analyse du comportement du cache




## PERSISTENCE







entrée



sortie



âge 0  
âge 1  
remplacé





*join = union & âge maximum*

# Analyse du comportement du cache



## PERSISTENCE





*join = union & âge maximum*

# Analyse du comportement du cache



## PERSISTENCE





*join = union & âge maximum*

# Analyse du comportement du cache



## PERSISTENCE




*join = union & âge maximum*

# Analyse du comportement du cache



## PERSISTENCE



*join = union & âge maximum*

# Analyse du cache de données



## Principal défi :

- adresses cibles inconnues et/ou multiples

```
char a[MAX];

void isort() {
    int i,p,j,x;

    for (i=1 ; i<MAX ; i++) {
        p = 0;
        while(a[p] < a[i])
            p++;
        x = a[i];
        for (j=i-1 ; j>=p ; j--)
            a[j+1] = a[j];
        a[p] = x;
    }
}
```

```
isort:    stmfd sp!,{r0-6}
         mov  r0,#1
         adr  r10,a
for1:    cmp  r0,#MAX
         bcs  end
         mov  r1,#0
while:   ldrb  r2,[r10,r1]
         ldrb  r3,[r10,r0]
         cmp  r2,r3
         bcs  next1
         add  r1,r1,#1
         b   while
next1:   sub  r4,r0,#1
for2:    cmp  r4,r1
         blt  next2
         ldrb  r5,[r10,r4]
         add  r6,r4,#1
         strb  r5,[r10,r6]
         sub  r4,r4,#1
         b   for2
next2:   strb  r3,[r10,r1]
         add  r0,r0,#1
         b   for1
end:     ldmfd sp!,{r0-6}
         mov  pc,lr
```

# Analyse du cache de données



## Analyse des adresses



Ramaprasad, Mueller, *Bounding Worst-Case Data Cache Behaviour by Analytically Deriving Cache Reference Patterns*, RTAS 2005



Huynh, Ju, Roychoudhury, *Scope-aware Data Cache Analysis for WCET Estimation*, RTAS 2011



Hahn, Grund, *Relational Cache Analysis for Static Timing Analysis*, ECRTS 2012


## Impact des écritures



Blaß, Hahn, Reineke, *Write-Back Caches in WCET Analysis*, ECRTS 2017



# Analyse d'une hiérarchie de caches



Hardy, Puaut, *WCET Analysis of Multi-Level Non-Inclusive Set-Associative Instruction Caches*, RTSS 2008

# Verrouillage de cache



## Objectif :

- rendre la latence des accès mémoire plus prévisible

## Défis :

- mise en oeuvre
  - sélectionner le contenu à verrouiller
  - insérer des instructions de chargement et de verrouillage
- surcoût temporel
  - routines de verrouillage, défauts additionnels



Mittal, *A Survey of Techniques for Cache Locking*,  
ACM Trans. on Design Automation of Electronic Systems 21(3), 2016

# Verrouillage de cache



## Différentes approches

- verrouillage statique ou dynamique
- complet ou partiel
- verrouillage de ligne ou de voie
  
- stratégies pour sélectionner le contenu :
  - algorithmes génétiques
  - programmation linéaire
  - algorithmes gloutons

# Verrouillage de cache



## Exemple



Puaut, *WCET-centric Software-controlled Instruction Caches for Hard Real-Time Systems*, ECRTS, 2006

- Points de rechargement : entrées de fonctions et de boucles
- Algorithme glouton
  - sélection du contenu fondé sur la fréquence des instructions sur le chemin le plus long (WCEP)
  - algorithme itératif qui met à jour régulièrement le WCEP et sélectionne les blocs qui tirent le plus bénéfice du verrouillage de leurs instructions
- Algorithme génétique
  - chromosome = paire (point de chargement, contenu à charger)
  - fonction fitness = WCET
  - crossover = échanger un chromosome aléatoire entre les parents
  - mutations = suppression ou ajout d'un point de chargement, modification du contenu du cache (aléatoirement, un nombre fixe de bloc mémoire)
  - population initiale = nombre fixe de points de chargement choisis aléatoirement et contenu de cache aléatoire

# Verrouillage de cache



## Références



Campoy et al., *Cache Contents Selection for Statically-locked Instruction Caches: an Algorithm Comparison*, ECRTS 2005



Ding, Liang, Mitra, *WCET-centric Partial Instruction Cache Locking*, DAC 2012



Ding, Liang, Mitra, *WCET-centric Dynamic Instruction Cache Locking*, DAC 2014



Zheng, Wu, *WCET-aware Dynamic D-cache Locking for a Single Task*, LCTES 2015


# Interférences avec d'autres tâches



# Impact de la préemption



preemption (P)



←→  
WCET<sub>0</sub>  
in isolation



←→  
WCET<sub>0</sub>  
with interferences

## Calcul du coût de la préemption vis-à-vis du cache

- CRPD : *Cache-Related Preemption Delays*
- quels sont les blocs qui vont (peut-être) être éjectés par la tâche préemptrice et devront être rechargés dans le cache ?



Lee et al. *Analysis of Cache-Related Preemption Delays in Fixed-priority Preemptive Scheduling*, IEEE Trans. on Computers 47(6), 1998



# Analyse des blocs utiles



## Analyse des blocs utiles (*Useful Cache Blocks*)

- susceptibles d'être dans le cache au point P
- peuvent être réutilisés au point Q, qui peut être atteint depuis P, sans être remplacés sur ce chemin (hormis par préemption)

*contenu du cache (à correspondance directe) avant le point de préemption*



### UCBs ?

- L0 est dans le cache et sera réutilisé
- L1 n'est pas dans le cache
- L2 est dans le cache mais ne sera pas réutilisé

**UCBs = {L0}**



# Calcul des CRPDs



## Useful Cache Blocks (UCBs)

- leur nombre est une borne supérieure du nombre de défauts de cache supplémentaires dus à la préemption
- pour une préemption au point P:

$$CRPD_{UCB}(P) = \sum_{\text{cache sets}} \min(|UCB(P)|, a) \times t$$


- pour une préemption en n'importe quel point :

$$CRPD_{UCB} = \max_P CRPD_{UCB}(P)$$

## Evicting Cache Blocks (ECBs)

- seuls les blocs référencés par une tâche préemptrice peuvent détériorer le contenu du cache...

# Interférences dans une architecture multi-cœurs



# Estimation des interférences



## Analyse intégrée


- considère l'entrelacement précis des accès à la ressource partagée
- très (trop) complexe

## Analyse conservatrice

- pessimiste

## Analyse du coût des interférences

- suppose la *compositionnalité*
  - $WCET = WCET_{isolation} + \text{coût\_interférences}$
- vise à considérer le nombre « réel » d'interférences pour limiter le pessimisme



# Approches faisant l'hypothèse de compositionnalité



Pellizzoni et al., *Worst-case Delay Analysis for Memory Interference in Multicore Systems*, DATE 2010



Schliecker, Negrean, Ernst, *Bounding the Shared Resource Load for the Performance Analysis of Multiprocessor Systems*, DAC 2010



Kim et al., *Bounding Memory Interference Delay in COTS-based Multicore Systems*, RTAS 2014



Altmeyer et al., *A Generic and Compositional Framework for Multicore Response Time Analysis*, RTNS 2015





Dasari, Nelis, Akesson, *A Framework for Memory Contention in Multi-core Platforms*, Journal of Real-Time Systems 52(3), 2016

# Analyse compositionnelle



Hahn, Jacobs, Reineke

*Enabling Compositionality for Multicore Timing Analysis, RTNS 2016*




$$\max \sum_e time_e \cdot x_e$$

$$\sum_e blocked \cdot x_e \leq I$$

# Analyse compositionnelle



Idée : calculer un WCET de base « compositionnel »




$$\sum_e blocked.e \leq i$$
$$\max \left( \sum_e time_e \cdot x_e \right) - p.i$$


# Modèle de calcul prévisible



Durrieu et al., *Predictable Flight Management System Implementation on a Multicore Processor*, ERTS 2014



# Modèle de calcul prévisible



graphe de tâches dépendantes

read

execute

write

## Objectif

- minimiser le temps de réponse global en contrôlant les interférences via le *mapping* et l'ordonnancement des tâches sur les cœurs

## Deux approches

- formulation ILP
- heuristique de type « ordonnancement par liste »



Rouxel, Derrien, Puaut, *Tightening contention delays while scheduling parallel applications on multi-core architectures*, EMSOFT 2017



# Perspectives



